富士電機、ＳｉＣ半導体を立体配線構造に／小型化で損失低減

文字サイズ

大

中

小

富士電機、ＳｉＣ半導体を立体配線構造に／小型化で損失低減

5/27(4面)

立体配線構造を採用したＳｉＣパワー半導体パッケージ

　富士電機は２６日、ＳｉＣ（炭化ケイ素）パワー半導体の小型化と低損失化を実現する立体配線構造を開発したと発表した。この成果により、ＳｉＣパワー半導体パッケージの体積を従来比で５割ほど削減することに成功。内部の電気の通り道を工夫したことで、スイッチング損失も５割ほど低減している。電気自動車（ＥＶ）の航続距離を伸ばせる見込みだ。２０２６年度内に同社製パワー半導体モジュールへの適用を目指す。

この記事の続きは『電気新聞』本紙または『電気新聞デジタル』でお読みください電子版を1カ月無料でお試し!!　試読キャンペーンはこちらから

■ 産業・テクノロジーの最新記事

ＩＨＩ系、アンモニア発電を実証／２７年に商用販売開始予定7/16(4面) ＡＲＭの挑戦・水素運搬の新技術、実証段階へ／常温・常圧の液体に貯蔵7/16(4面) シーメンス・エナジー、独立ブランド「オムテラ」へ移行／２６年後半7/16(4面) 川崎重工、神戸大大学院にモビリティー専門課程／人材育成へ7/15(4面) ＮＥＣ、スマホで３次元モデル／電力設備など高精細生成7/15(4面)

アクセスランキング（7日間）